### **FIELD-EFFECT TRANSISTOR**

Patent Number:

JP1009662

Publication date:

1989-01-12

inventor(s):

**INOUE YASUAKI** 

Applicant(s)::

MITSUBISHI ELECTRIC CORP

Requested Patent:

□ JP1009662

Application Number: JP19870164427 19870701

Priority Number(s):

IPC Classification:

H01L29/78

EC Classification:

Equivalents:

JP2510599B2

#### **Abstract**

PURPOSE:To enable a field-effect transistor to be highly integrated without miniaturizing itself by a method wherein the channel surface of a channel region is formed perpendicular to the main surface of a substrate forming a field effect translator while a gate is also formed expanding in the direction perpendicular to the same main surface.

CONSTITUTION:A silicon oxide film 31 is formed on the main surface 2a of a substrate 2 by thermal oxidation and then a high melting point metallic film 32 is evaporated on the film 31 to be patterned after specific pattern. Then, another silicon oxide film 33 is laminated on the substrate 2 by CVD process. Next, a trench 35 reaching the end 34 of the metallic film 32 is formed using resist as a mask. Then, three layers of doped silicon comprising a dopant successively changed to arsenic boron and arsenic are laminatedly formed in the trench 35. After forming a three layer structure comprising a drain 3, a channel region 5 and a source 4, another trench 36 in the depth with the bottom 36a thereof at least reaching the upper end of the source 4 as the lowermost part is formed near the three layer structure by dryetching process etc. and then the trench 36 is filled with the doped silicon as a gate 1.

Data supplied from the esp@cenet database - 12

⑩日本国特許庁(JP)

10 特許出願公開

## ⑩ 公 開 特 許 公 報 (A)

昭64-9662

⑤Int.Cl.4
H 01 L 29/78
# H 01 L 29/80

識別記号 庁内整理番号

❷公開 昭和64年(1989) 1月12日

301

Z-8422-5F L-8122-5F

審査請求 未請求 発明の数 1 (全8頁)

❷発明の名称 電界効果トランジスタ

②特 願 昭62-164427 ②出 顧 昭62(1987)7月1日

切発明者 井上

增 館

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

卯出 顋 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

⑩代 理 人 弁理士 大岩 增雄 外2名

#### 明福音

1, 宠明の名称

電界効果トランジスタ

- 2. 特許健求の範囲
- (1) ドレインとソースとの間に形成されるチャネル領域とゲートとが対向して配置される電界 効なトランジスタにおいて、

的配グートと向い合って的記チャネル領域内でのキャリアの表別の広がりを規定するチャネル面が、的記載界効果トランジスタを形成する昼板の主面に対して整盗に形成されるとともに、的記グートもまた的記主面に重直な方向に広がりを持って形成されたことを特徴とする電界効果トランジスタ。

- (2) チャネル機域のチャネル技方向が基板の主面に対して平行に形成されたことを特徴とする特許請求の範囲第1項記載の電界効果トランジスク。
- (3) チャネル銀城のチャネル長方向が差板の 至面に対して重直に形成されたことを特徴とする

特許論求の範囲第1項記載の電界効果トランジス~

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、電界効果トランジスタの集積度を 高めるための技術の関するものである。

〔従来の技術〕

第5個は従来の電界効果トランジスタの一例であるシリコンゲート型ハチャネルMOSFETを示す機略団である。

第5回において、このMOSFET1はロ形シリコン基板2に n 形不純物が拡散されてドレイン3とソース4とが形成されている。そして、ドレイン3とソース4との間に形成されたチャネル領域5の上方に、図示しないゲートを放けられてポリシリコンで形成されたゲートを放けられている。なお、第5回では他の酸化脱やAz配降なども図示を省略している。

このようなMOSFET1は、①基板2の主面2a上に所定のマスクを配置した状態でn形不純

持開昭64-9662(2)

物をドープしてドレイン3やソース4を形成した 後、チャネル領域5の上方にゲート6としてポリ シリコンを設ける、または、のチャネル領域5が 形成されるべき位置の上方にゲート6としてポリ シリコンを設けた後、そのゲート6をマスクとレ て n D 不 義 物をドープし自己整合によってドレイ ン 3 やソース 4 を形成する、 などの製造方法によって得ることができる。

上記のような構成のMOSFET1では、ゲート6とソース4との国に印加される電圧によってチャネル領域5に生じる反転離(図示せす)を適路として、ドレイン3とソース4との間に電流が成れる。そして、この電波はゲート6とソース4との間に印加される電圧の大きさによって初切される。

#### (発明が解決しようとする問題点)

従来のMOSFET1は以上のように構成されているので、ゲート6と向い合ってチャネル舒は 5内でのキャリアの旋路の広がりを規定するチャネル面5au、このMOSFET1が形成される

**-** 3 -

べてに共通の問題点である。

この発明は、上記のような問題点を解消するためになされたもので、電界効果トランジスクロ体を小型化しなくても、より高無積化が可能な電界効果トランジスタを得ることを自向とする。

#### (周暦点を解決するための手段)

この発明の選界効果トランジスタでは、 チャネル 関城のチャネル面が鉄電界効果トランジスタを 形成する基板の主面に対して重直に形成されると ともに、 ゲート もまた前記主面に重直な方面に広 がりを持って形成されている。

#### (作用)

この発明では、チャネル領域のチャネル面を装 板の主面と垂直に形成することにより、 数板の主 面に対して電界効果トランジスタ 1 四当りが占め る面積の割合を支質的に小さくする。

#### (安路劈)

以下、この発明の実施例を図面を参照して説明する。

第1回は、この発明の第1の要語例であるシリ

異板2の主面2 a と平行に形成されることになる。 このため、1個のMOSFET1を形成するのに 変する間様S, は、少なくとも

 $S_1 = (L_C + L_B + L_S) \times D_1$  …(1) と概節される。(1) 式において、 $L_C$  はチャネル ほ、 $L_B$  、 $L_S$  はそれぞれドレイン3及びソース 4 の長さ、 $D_1$  はチャネル値である。

しかし、MOSFET1を小型化するにあたっては、より高度の散構加工技術が要求され、また、MOSFET1の常気的特性を維持するには上記した。しか、しないのでは、MOSFET1の常気があった。そして、これはMOSFET1に限らず、電界効果トランジスタす

- 4 -

コンゲート型 N チャネルMOSFETを示す被略 図である。

第1 図にあいて、このMOSFET10が従来のMOSFET1(乗5 図)と異なるのは、ゲート6 に向い合ってチャネル関域5 内でのキャリアの波路の広がりを接定するチャネル面5 a がとともに、ゲート6が基板2 の主面2 a に対して必る。 また、これに応じて、ドレイン3 やソース4 も、 基版2 の主面2 a の図さ方向に広がって主面2 a に乗車に形成されている

ただし、この第1の実施例では、チャネル面 5 & を主面 2 a に垂直にするたにあたって、チャネル 医しょ 方向が延板 2 の主節 2 a に対して平行となるようにしている。

次に、このような構造を有するMOSFET1 Oの製造方法について説明する。第2回は、MOSFET1Oの製造工程を示す平面図及びそのA~A欠視筋面図である。

特別964-9662(3)

まず、第2図(a) に示すように、D型基板2上に流布されたレジスト11をマスクとして、ドウベン3・ソース4及びチャネル領域5を形成ンなき住入する。このようによい値器に入するのは、MOSFET10のしきいが確定に対象するためである。また、ボロンのイオンにーム12の加速電圧を設めに、ボロンのイオンにーム12の加速電圧を設めた、ボロンのイオンにして、多段性入という。)。

- 7 -

って可能である。

第2個(e) のレジスト16を除去した後、さらにシリコン酸化漿17を形成し、ドレイン3.ソース4及びチャネル領域5の角強を選択的にエッチングして素子分離用のトレンチ18を形成する(第2回(f))。そして、熱酸化、シリコン酸化の以上のではよって、再び最被2回(e))。これによって、トレンチ18内にもシリコン酸化酸19か形成された。その後、リソゲート分域領域20が形成される。その後、リソゲートのにそれでれコンタクトホール21をあける。

そして、各コンタクトホール21を通してアルミ配線22を設け(第2図(h))、その上面に保護額(図示せず)を付与する。

上記製造方法によって第1回にその機略を示したようなMOSFET10を得ることができる。

そして、このMOSFET10を形成するのに 要する面積 $S_2$  は、主面28上におけるソースおよびドレイン4の幅を $D_2$  (第1因)としたとき、 掛となる.

次いで、第2図(4) に示すように、基数2の上面で、第2図(4) に示すように、基数2の上面では、100円では、

- B -

 $S_2 = \{L_C + L_0 + L_S\} \times D_2 \cdots \{2\}$  と収集される。 $\{2\}$  式における幅 $D_2$  は $\{1\}$  式のチャネル幅 $D_1$  に比べ十分に小さいため、このM O S F E T 1 O の面積  $S_2$  が美板 2 の主価 2 名に占める引食は従来のM O S F E T 1 (第 5 図)に比べ十分に小さいといえる。

次に、この発明の第2の実施例について説明する。第3回は、この発明の第2の実施例であるシリコンゲート望チャネルMOSFETを示す報報図である。

第3回において、このMOSFET30が煮1の実施例と異なるのは、チャネル長し<sub>C</sub> 方向を差板2の主巡2aに対して壁産とするような形で、チャネル面5aが主面2aに兎鹿になっている点である。したがって、この実施例では、ドレイン3とチャネル領域5とソース4とが三層に種屋されて主面2aに対して兎巡に形成されていることになる。

また、ゲート6は主関2aに対して垂直な方向 (深さ方向)に広がりを持っているが、第1の実

特別明64-9662 (4)

施研と異なって、ドレイン3 およびソース4に対向する位面にもゲート6 が仲ぴている。なお、このMOSFET30は、主動2 a上に視層されたシリコン酸化機33中に形成されている。

次に、このような構造を有するMOSFET3 Oの製造方法を第4因に従って説明する。

まず、第4回(a) に断函図で示すように、登板 2の主面2a上に無限化によってシリコン酸化投 3 1 を形成した後、その上面に高限点金属投3 2 を需要して所定のバターンにバターニングする。 この高限点金属投3 2 は、後述するようにソース 4 の電積を形成するためのものである。そして、 最板2の上面にCVD流によって特数ルπ程度の 厚さのシリコン酸化投3 3 を格勝する。

次に、第4図(b) に示すように、レジスト(図示せず)などをマスクとして、高齢点金属数32の幅部34に到達するトレンチ35を形成する。そして、このトレンチ35内にドーパントをヒ常、ポロン、ヒ素の風に変えてドープトシリコンを三層に積層して形成する。これによって、最康郎に

- 11 -

の各コンタクトホール39をあけた後、A1配給40を接続する(第4回(e))。さらに、その上面に保健膜(囲気せず。)を付与する。なお、このMOSFET30はシリコン酸化除33中に形成されるため、素子分節のための領域を形成する必要がない。

上配製造方法によって類3回にその収略を示したようなMOSFET30を得ることができる。 そして、このMOSFET30を形成するのに 遅する面積S3は、ゲート6とチャネル領域6と をあわせた傷をD3(第3回)としたとき、

S 3 - O 1 × O 3 … (3) と数算される。

(3) 氏から別らかなように、このMOSFET 3 0 では、ドレイン 3 ヤソース 4 の長さ  $L_0$  .  $L_S$  及びチャネル袋  $L_C$  が関機  $S_3$  とは 短関係になることがわかる。そして、 観  $D_3$  は( $L_C$  +  $L_0$  +  $L_S$  )に比べ十分に小さいので、このMOSFET 3 0 の面積  $S_3$  が 契板 2 の主面 2 aに 3 のる割合は従来のMOSFET 3 4 (第5因)に比

ソース4、そのよ方にチャネル収載5、&上部に ドレイン3が形成される。

このようにしてドレイン3とチャネル領域5と ソース4とを三層構造とした後、この三層構造の 近例に、少なくともその底面368が畢業都のソ ース4の上端まで到達する様さを有するトレンチ 36をドライエッチングなどで形成し、そこに、 CVD法によってドーアトポリシリコンをゲート 6として充填する (第4因(c))。 さらに、ゲー ト6とは反対観にドレイン3などから所定の間隔 を開ててトレンチ37を形成する。このトレンチ 37の世をは、その底態37名に基施点金属数3 2が戯出するように決定する。そして、このトレ ンチ37にもゲート6の形成時と向後にしてドー プトポリシリコンを充填する(第 4 図(d) )。こ のトレンチ37に充装されたドープトポリシリコ ンは前述の高融点金属額32と接触することによ り、ソース4の電腦41を形成する。

そして、これらの上面にシリコン酸化酶38を 形成して、ドレイン3.ソース4及びゲート8用

- 12 -

ペ十分に小さくなるだけでなく、第1の支施例と 比較しても小さなものとなる。

なお、上記第1と第2の支統例ではともにシリコンゲート型のチャネルMOSFETを例にとって説明したが、特にこれに制設されるわけではなく、DチャネルMOSFETはもちろんのこと、混合型FETなどFET全般に適用可能である。

(発明の効果)

以上のように、この発明によればチャネル面や ゲートが異板の主面に対して発産に形成することが により、主面に対して電界効果トランジスタ1個 当りが占める面積の割合を小さくすることができ るため、電界効果トランジスタ自体を小型化する ことなく、高葉機化が可能な電界効果トランジス タを得られる効果がある。

#### 4. 関面の簡単な説明

第1回は、この見明の第1の実施例であるシリコンゲート型ロチャネルMOSFETを示す機略図、第2回は第1回に示したMOSFETの製造工程を示す平面因及びそのA-A矢視断面図、第


特開明64-9662 (5)

3 図は、この発明の第2の実態例であるシリコン ゲート型のチャネルMOSFETを示す機略図、 第4回は、第3回に示したMOSFETの製造工 税を示す新面図、第5回は、従来のシリコンゲー ト型のチャネルMOSFETを示す鉄略捌である。 図において、1,10及び30はMOSFET、 2はシリコン基板、2ak主面、3はドレイン、 4はソース、5はチャネル領域、5aはチャネル 雨、6はゲート、L<sub>C</sub> はチャネル岳である。 なお、各國中間一符号は同一または相当部分を 示す。

代职人


- 15 -

第 1 図




### 特問報64-9662(6)


第 2 図




第 2 図




## 特開昭64-9662 (7)





# 新聞昭64-9662 (8)

第 5 図



1 --- MOSFET

	•	• ,